“硬掩模膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1001171个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件以及在半导体器件中形成图案的方法-CN200710112493.8无效
发明人：潘槿道;卜喆圭 -专利权人：海力士半导体有限公司
申请日： 2007-06-28 - 公布日： 2008-07-02 - 主分类号： H01L21/027 文献下载
摘要：本发明公开一种用于形成半导体器件的精细图案的方法，包括：形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线/距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成覆盖第三硬掩模层图案的第四硬掩模层图案；移除所述绝缘膜和所述第四硬掩模层图案；利用所述第三硬掩模层图案作为蚀刻掩模将所述半导体基板图案化，以形成精细图案。
半导体器件以及形成图案方法

[发明专利]形成间隔物图案掩模的方法-CN201310183224.6有效
发明人：王新鹏;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-17 - 公布日： 2017-02-22 - 主分类号： H01L21/00 文献下载
摘要：本发明公开了形成间隔物图案掩模的方法，包括提供衬底并依次沉积界面层、芯膜和第一硬掩模；对芯膜和第一硬掩模进行图案化以形成中间图案；沉积间隔物图案掩模，以覆盖中间图案中的芯膜和第一硬掩模；以中间图案中的第一硬掩模为停止层对间隔物图案掩模进行平坦化；对平坦化后的间隔物图案掩模进行回刻蚀；沉积第二硬掩模；对第二硬掩模进行干法刻蚀，以露出回刻蚀后的间隔物图案掩模；对露出的间隔物图案掩模进行干法刻蚀，以形成间隔物图案；依次去除剩下的第一硬掩模和第二硬掩模和芯膜，得到最终的间隔物图案掩模。
形成间隔图案方法

[发明专利]形成存储器单元的方法以及集成电路-CN202110157630.X在审
发明人：柯闵咏;徐晨祐;吴常明;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-04 - 公布日： 2021-12-17 - 主分类号： H01L43/12 文献下载
摘要：在一些实施例中，将存储器膜沉积在衬底上方，该存储器膜包括底部电极层、顶部电极层以及在顶部电极层与底部电极层之间的数据存储膜。在存储器膜上方沉积硬掩模膜，该硬掩模膜包括导电硬掩模层。图案化顶部电极层和硬掩模膜，以分别形成顶部电极和位于顶部电极上方的硬掩模。执行剪切工艺以减小硬掩模的侧壁与硬掩模的底面之间的侧壁角度。在剪切工艺后，在硬掩模就位的情况下将蚀刻执行到数据存储膜内，以形成位于顶部电极下方的数据存储结构。本发明的实施例还涉及一种集成电路。
形成存储器单元方法以及集成电路

[发明专利]包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法-CN202110799218.8在审
发明人：申铉振;崔太镇 -专利权人：三星电子株式会社
申请日： 2021-07-15 - 公布日： 2022-06-07 - 主分类号： H01L21/033 文献下载
摘要：提供包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法。所述硬掩模提供在基材上且用于将所述基材图案化的工艺，并且所述硬掩模包括非晶氮化硼膜。
包括氮化硬掩模制造述硬掩模方法以及使用图案

[发明专利]掩模坯料、转印用掩模的制造方法及半导体器件的制造方法-CN202180049300.7在审
发明人：宍户博明;野泽顺 -专利权人：豪雅株式会社
申请日： 2021-06-17 - 公布日： 2023-04-04 - 主分类号： G03F1/54 文献下载
摘要：本发明的目的在于，提供一种能够以良好的精度制作具有20nm左右这样的微小尺寸的辅助图案的转印用掩模的掩模坯料。上述掩模坯料具有以下结构：在基板(1)的主表面上依次层叠有图案形成用薄膜(2)、第1硬掩模膜(3)、第2硬掩模膜(4)，其中，图案形成用薄膜含有过渡金属，第1硬掩模膜含有氧和选自硅及钽中的一种以上元素，第2硬掩模膜含有过渡金属，第2硬掩模膜的过渡金属的含量比上述图案形成用薄膜的过渡金属的含量少，主表面上的形成有第1硬掩模膜的区域比形成有图案形成用薄膜的区域小，第2硬掩模膜与图案形成用薄膜至少部分地相接
坯料转印用掩模制造方法半导体器件

[发明专利]光掩模坯料的制造方法-CN201810284727.5在审
发明人：木下隆裕 -专利权人：信越化学工业株式会社
申请日： 2018-04-02 - 公布日： 2018-10-23 - 主分类号： G03F1/76 文献下载
摘要：本发明提供一种光掩模坯料的制造方法，其能够减少由于清洗工序等而发生的硬掩模膜上的穿透型针孔缺陷的发生风险。本发明是一种光掩模坯料的制造方法，所述方法先在对曝光光线具有透明性的基板上形成图案形成膜，并在图案形成膜上形成膜厚T的硬掩模膜，所述方法的特征在于：在形成硬掩模膜时，利用重复2次以上的薄膜成长工序与通过清洗来去除薄膜上的异物的工序来形成膜厚T的硬掩模膜，所述薄膜具有比前述硬掩模膜的膜厚T更小的膜厚。
硬掩模膜膜厚光掩模坯料薄膜图案形成制造成长工序曝光光线清洗工序针孔缺陷穿透型异物基板去除清洗重复

[发明专利]形成半导体器件的图案的方法-CN200710302219.7无效
发明人：金瑞玟;林昌文 -专利权人：海力士半导体有限公司
申请日： 2007-12-20 - 公布日： 2008-11-19 - 主分类号： H01L21/00 文献下载
摘要：本发明公开一种形成半导体器件的图案的方法，所述方法包括：在半导体基板的底层上形成第一硬掩模薄膜、第一光阻膜和第二硬掩模薄膜；在所述第二硬掩模薄膜上形成第二光阻图案；利用所述第二光阻图案作为蚀刻掩模蚀刻所述第二硬掩模薄膜，以形成第二硬掩模图案；利用所述第二硬掩模图案作为离子植入掩模在所述第一光阻膜上执行离子植入工序，以在所述第一光阻膜的一部分中形成离子植入层；以及利用所述第二硬掩模图案和所述离子植入层作为蚀刻掩模选择性地蚀刻所述第一光阻膜
形成半导体器件图案方法

[发明专利]空白掩模和光掩模-CN201811558340.0有效
发明人：申澈;李锺华;梁澈圭;崔珉箕 -专利权人：思而施技术株式会社
申请日： 2018-12-19 - 公布日： 2023-05-30 - 主分类号： G03F1/50 文献下载
摘要：本申请提供一种空白掩模和光掩模，所述空白掩模包含：遮光膜，设置在透明衬底上；以及硬掩模膜，设置在遮光膜上且包括钼铬(MoCr)。因此，硬掩模膜不仅具有提高的蚀刻速度，且还具有对氟(F)基干式蚀刻的足够的耐蚀刻性，以使得可减小对抗蚀剂膜的蚀刻负载且可改善硬掩模膜图案和遮光膜图案的线边缘粗糙度(LER)，从而形成用于高精确度图案印刷的光掩模
空白光掩模

[发明专利]半导体器件以及在半导体器件中形成图案的方法-CN200710111468.8无效
发明人：潘槿道;卜喆圭;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2007-06-25 - 公布日： 2008-07-02 - 主分类号： H01L21/308 文献下载
摘要：本发明公开一种形成半导体器件的精细图案的方法，包括：在半导体基板上形成第一硬掩模层；在所述第一硬掩模层上形成第二硬掩模层图案；在所述第二硬掩模层图案的侧壁上形成间隙壁；利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层，以形成第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜；选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案，以形成第三硬掩模层图案；移除所述第一绝缘膜和所述间隙壁；以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。
半导体器件以及形成图案方法

[发明专利]半导体器件及其制造方法-CN200710136666.X无效
发明人：鬼头杰;佐藤充;永田祐三;桥本耕治 -专利权人：株式会社东芝
申请日： 2007-07-18 - 公布日： 2008-01-30 - 主分类号： H01L21/00 文献下载
摘要：在作为被刻蚀构件的多晶硅膜上形成第1硬掩模，进而在其上形成由非晶硅构成的第2硬掩模。在对第2硬掩模的所希望的一部分进行了硼等的离子注入后，将第2硬掩模作为掩模刻蚀第1硬掩模。利用湿法刻蚀刻蚀除去第2硬掩模未被进行离子注入的部分。在第1硬掩模的侧壁上形成了侧壁膜后，有选择地刻蚀除去未被上述第2硬掩模覆盖而露出上部的第1硬掩模。
半导体器件及其制造方法

[发明专利]用于形成半导体器件的细微图案的方法-CN200710000591.2无效
发明人：郑载昌 -专利权人：海力士半导体有限公司
申请日： 2007-01-12 - 公布日： 2007-11-14 - 主分类号： H01L21/00 文献下载
摘要：本发明公开一种用于形成半导体器件的细微图案的方法，所述方法包括：在底层上形成硬掩模图案。在所述硬掩模图案上形成第一有机膜。在所述第一有机膜上形成第二有机膜。平面化所述第二有机膜直到所述第一有机膜露出。在所述第一有机膜上执行回蚀工序直到所述底层露出。蚀刻所述第一有机膜和所述第二有机膜以形成有机掩模图案，所述有机掩模图案包括所述第一有机膜和所述第二有机膜。每个有机掩模图案形成于相邻的所述硬掩模图案之间。使用所述硬掩模图案和所述有机掩模图案作为蚀刻掩模蚀刻所述底层以形成底层图案。
用于形成半导体器件细微图案方法

[发明专利]高选择性掺杂硬掩模膜-CN202280005128.X在审
发明人：索纳尔·巴达乌里亚;拉格什·普顿科维拉卡姆;卡普·斯里什·雷迪;塞沙萨耶·瓦拉达拉简;施卢蒂·维维克·托姆贝尔 -专利权人：朗姆研究公司
申请日： 2022-05-11 - 公布日： 2023-02-14 - 主分类号： H01L21/02 文献下载
摘要：本公开涉及高选择性掺杂的硬掩模膜，以及提供和使用此类膜的方法。在具体示例中，高选择性掺杂硬掩模膜可用作硬掩模、中间层或覆盖层。
选择性掺杂硬掩模膜

[发明专利]基板的处理方法-CN202211303665.0在审
发明人：慎志轩;吴雨珊 -专利权人：南亚科技股份有限公司
申请日： 2022-10-24 - 公布日： 2023-08-08 - 主分类号： H01L21/033 文献下载
摘要：该方法包括下列步骤：提供一基板，其包括一牺牲层和一绝缘层；形成一多晶硅硬掩模于该绝缘层上；通过该多晶硅硬掩模中的多个开口蚀刻该绝缘层和该牺牲层以形成多个通道；沉积一金属膜和一钝化膜于该多晶硅硬掩模上和这些通道中；进行一第一移除制程以移除该位于多晶硅硬掩模上方的部分该钝化膜和该金属膜；进行一第二移除制程以移除通过该钝化膜和该金属层暴露出来的部分该多晶硅硬掩模；以及进行一第三移除制程以移除该多晶硅硬掩模以及该钝化膜和该金属膜围绕该多晶硅硬掩模的部分
处理方法

[发明专利]光掩模坯料、光掩模和制造方法-CN201210329820.6有效
发明人：稻月判臣;五十岚慎一;西川和宏;吉川博树 -专利权人：信越化学工业株式会社
申请日： 2012-09-07 - 公布日： 2013-03-27 - 主分类号： G03F1/32 文献下载
摘要：本发明涉及一种光掩模坯料、光掩模和制造方法。在包含透明衬底、含有过渡金属和硅的材料的光学膜、以及硬掩模膜的光掩模坯料中，硬掩模膜为多层膜，该多层膜包括含有20-60原子％氧的铬衬底料的第一层和含有至少50原子％铬和小于20原子％氧的铬衬底料的第二层具有2.0nm至小于10nm厚度的硬掩模膜耐受氟干法蚀刻。
光掩模坯料制造方法

[发明专利]一种制作作为磁性随机存储器顶电极的导电硬掩模的方法-CN201810091729.2在审
发明人：张云森;肖荣福;郭一民;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2018-01-30 - 公布日： 2019-08-06 - 主分类号： H01L27/22 文献下载
摘要：本发明提供了一种制作作为磁性随机存储器顶电极的导电硬掩模的方法，包括如下步骤：(1)提供表面抛光的带金属通孔的CMOS基底，在基底上沉积底电极和磁性隧道结多层膜、导电硬模层的刻蚀阻挡层、导电硬掩模、导电硬掩模的掩模层；(2)图形化导电硬掩模图案，利用光刻胶/无机抗反射涂层/含碳膜层的三层结构使图案转移到导电硬掩模的掩模层的顶部；(2)以剩下的含碳膜层和导电硬掩模的掩模层为掩模，刻蚀导电硬掩模，并除去含碳膜层和刻蚀带来的导电聚合物
导电硬掩模碳膜层掩模层刻蚀磁性随机存储器顶电极基底无机抗反射涂层磁性隧道结导电聚合物刻蚀阻挡层硬掩模图案表面抛光工艺窗口金属通孔三层结构图案转移聚合物底电极多层膜光刻胶图形化选择行电学可控良率掩模硬模沉积制作

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条